Conception en technologie CMOS d'un Système de Vision dédié à l'Imagerie Rapide et aux Traitements d'Images Dubois J.
PhD thesis. Université de Bourgogne (2008-08-27), MICHEL PAINDAVOINE (Dir.)
[oai:tel.archives-ouvertes.fr:tel-00365950_v1] - http://tel.archives-ouvertes.fr/tel-00365950/en/
CNRS : UMR5158 – Université de Bourgogne – Ecole Nationale Supérieure d'Arts et Métiers
Le2i - Université de Bourgogne I.U.T. Le Creusot 12, rue de la fonderie 71200 Le Creusot
France
title
Conception en technologie CMOS d'un Système de Vision dédié à l'Imagerie Rapide et aux Traitements d'Images
title in english
Design of Monolithics CMOS Image Smart Sensors
defence date
2008-08-27
abstract
Les travaux que nous présentons dans ce mémoire portent sur la conception, le test et la réalisation de capteurs d'images monolithiques CMOS rapides et "intelligents" : le principe, les performances, les limites et les perspectives sont le corps de ce mémoire. L'implémentation matérielle d'un système de vision programmable en est l'articulation centrale. Nous avons mis au point une plate-forme expérimentale pour l'instrumentation et l'évaluation des opérateurs rétiniens. Après un état de l'art sur l'imagerie rapide et sur les capteurs CMOS, la deuxième partie de ce mémoire est consacrée à l'étude et à la conception du pixel du capteur d'images. Nous avons conçu deux circuits HISIC.I et HISIC.II en technologie standard CMOS 0,35 μm (double-poly, quadruple-metal). Le premier a permis de déterminer un nouveau modèle de photo-détecteur, et le second de réaliser un prototype de caméra embarquée dédiée à l'imagerie rapide et aux traitements d'images linéaire. HISIC intègre des traitements programmables au niveau même du pixel. C'est une machine massivement parallèle de 4096 processeurs analogiques arithmétiques interconnectés selon une grille 64×64 en topologie 4-connexe. Enfin, la dernière partie du mémoire s'articule autour de la validation expérimentale du capteur, tous les résultats et procédures expérimentales y sont regroupés.
abstract in english
Our work presented in this thesis focuses on the design, testing and implementation of monolithics CMOS image smart sensors : The principle, performance and limitations. The hardware implementation of a vision smart system is the central link. HISIC is High Speed Image Capture with processing at pixel level. An experimental platform for instrumentation and evaluation of retina operators was conducted during this thesis. After a state of the smart sensors and CMOS retinas, the second part is dedicated to the study and design of the pixel image sensor HISIC. Two circuits were realized in CMOS technology. The first identied a new type of photo-detector, and the second, to create a prototype embedded camera dedicate to the speed imaging and image processing. It integrates processing programmable at pixel level. It is a massively parallel of 4096 analogue arithmetic processors inter-connected using a 64×64 topology 4-related. then the last part focuses on experimental validation of the sensor. All results and experimental procedures are represented. Finally an overview of the opportunities offered by the system are referred to conclude on this work.
Name: Musa Home: Depok, Jawa Barat, Indonesia About Me: Seorang yg sederhana, moderat, individu serta suka dedikasi dan komitmen dalam semua aspek hidup. Dalam pandanganku sendiri sebagai seorang stabil, bertanggung jawab, percaya diri dan orang penuh kasih yang mempunyai niat baik. Kenangan dari segalanya langkahku merupakan pengalaman berharga dimasa mendatang. Petualanganku dimulai dari pulau “Celebes” yang lebih dikenal dengan Sulawesi. Tepatnya di daerah Gorontalo tempat kelahiran dan masa-masa kecilku bermain dan tumbuh.
Minat yang berkisar akademis terutama hardware system, petualangan. Mengunjungi suatu tempat dan hidup bebas dari “penjajahan” kesenangan penuh kasih.
Bagaimanapun, seorang Purnawarman Musa masih merasakan bahwa aku bukanlah seorang yang sempurna.
